# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-066963

(43) Date of publication of application: 25.03.1988

(51)Int.CI.

H01L 27/10 H01L 21/76

H01L 27/04

(21)Application number : 61-211009

(71)Applicant : NIPPON TELEGR & TELEPH

CORP < NTT>

(22)Date of filing:

08.09.1986


(72)Inventor: MINEGISHI KAZUSHIGE

**MORIE TAKASHI MIURA KENJI NAKAJIMA BAN** 

## (54) GROOVE-BURIED SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF (57)Abstract:

PURPOSE: To suppress an area loss due to a mask aligning margin in a cell to the minimum limit, to effectively prevent an electric interference between cells and to be able to achieve 1~2 µm2 of cell area by forming a capacitor on the lower part of the side of an insular silicon divided by latticelike grooves, and forming MIS FET on the top of the side.

CONSTITUTION: A second conductivity type first semiconductor layer 2 and a first conductivity type second semiconductor layer 3 are laminated on a first conductivity type semiconductor substrate 1, and the layers 2, 3 are insularly separated by latticelike grooves of the depth which arrives at a substrate 1. First insulating films 9 are formed on the side of the layer 2



and in the bottom of the groove, a first conductor 10 is buried in the bottom of the groove through the film 9 on the side of the layer 2, and a capacitor 41 is formed by the layer 2, the film 9 and the conductor 10. A second conductivity type diffused layer 16 is formed on the upper surface of the layer 3, a second insulating film 12 is formed on the side of the layer 3, a Searching PAJ Page 2 of 2

second conductor 13 is formed in the groove on the film 12 by insulating it from the conductor 10, and an FET 42 is formed of the layers 2, 3, the layer 16, the film 12 and the conductor 13.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### 19日本国特許庁(JP)

## ⑩ 公 開 特 許 公 報 (A) 昭63-66963

(i)	nt .Cl	1,4		識別記号			庁内整理番号		❸公開	昭和63年(1988)3月25日			
H	01 L	21	/10 /76 //04		3 2 5	]	F - 8624-5F D - 7131-5F C - 7514-5F	審査請求	未請求	発明	の数 2	(全11頁)	
□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□													
②特 願 昭61-211009													
❷出 願 昭61(1986)9月8日													
仞発	明	者	峚	岸		茂	神奈川県厚	木市森の里	告宮3番	1号	日本電	言電話株式会	
0,0	,	-					社厚木電気						
仞発	明	者	森	江		隆	神奈川県厚			1号	日本電	言電話株式会	
							社厚木電気					m managed to the A	
⑫発	明	者	Ξ	浦	賢	次	神奈川県厚			1号	日本電	言電話株式会	
							社厚木電気					Lite IS A	
⑫発	明	者	中	島		蕃	神奈川県厚			1号	日本電	信電話株式会	
							社厚木電気				_		
⑦出	顖	人	日本電信電話株式会社				東京都千代	東京都千代田区内幸町1丁目1番6号					
砂代	理	人	弁理	土 針	令江 章	<b>式彦</b>	外2名						

ea ea ea

#### 1. 発明の名称

海埋込型半導体要置かよびその製造方法 2.特許請求の範囲

(1) 第1の導電型を有する半導体単結晶基板上 に第2の導電型を有する第1の半導体単結晶層と 第1の導電型を有する第2の半導体単結晶層が積 層され、該第1と第2の半導体単結晶層が該半導 体単結晶基板に達する深さの格子状の溝によって **鳥状に分離されており、該第1の半導体単結晶層** の側面と眩霹の底部に第1の絶縁膜が形成され、 該第1の半導体単結晶層の側面に該第1の絶録膜 をはさんで第1の導電体が該溝の底部に埋め込ま れ、該第1の半導体単結晶層と該第1の絶線膜と 該第1の導電体とによりキャイシタが形成され、 該第2の半導体単結晶層の該第1の半導体単結晶 層とは反対側の面に第2の導電型を有する拡散層 が形成され、眩第2の半導体単結晶層の側面に第 2 の絶録膜と当該第2の絶録膜上の該牌の内部に 第2の導電体が該第1の導電体と絶縁されて形成 され、該第1の半導体単結晶層と該第2の半導体 単結晶層と該拡散層と該第2の絶縁膜と該第2の 導電体とにより電界効果トランジスタが形成され た構造を有することを特象とする溝埋込型半導体 装置。

 該第2の絶裁膜上の該帯の内部に第2の導電体を 溝幅の狭い方の溝内部でつなげて接続しかつ溝幅 の広い方の溝内部でつなげないで隔てて絶縁し更 に該第1の導電体と絶録して形成する工程とを具 億したことを特徴とする溝埋込型半導体装置の製 造方法。

#### 3. 発明の詳細な説明

#### [ 産業上の利用分野]

本発明は、ダイナミック・ランダム・アクセス・メモリにかける微細なメモリセル構造よりなる構 埋込型半導体装置およびその製造方法に関するも のである。

#### 「従来の技術」

1個のトランツスタと1個のキャインタから成るダイナミック・ランダム・アクセス・メモリ (以下 DRAMと略記する)の高密度化を達成するために積々のメモリセル構造が提案されている。その一つにシリコン蓋板表面に形成した海の中にキャインタとトランツスタの一部を埋め込む方法 (W.F. Bichardson 他による IEDM Tech. Dig.

にためこむので、アルファ 線によるセル部のソフトエラーに対して耐性が向上することである。 [発明が解決しようとする問題点]

しかし、100メガピット級セル(では2000年)を実現するには以下のような問題がある。(イ)セル間の分離を選択酸化法によりシリコン基板の主面上に形成しているため、分離領を20、5 cm 以下にすることは極めて困難である。(中) ないは拡散層を次の合めで必要な領域のが必要なためセル固分を投近させた場合、対し、大力に関系が生じるという欠点がある。

本発明の目的は、セル部におけるマスク合わせ 余裕による面積ロスを最小限に抑え、かつセル間 の電気的干渉を確実に防止し、かつセル面積 1 ~ 2 mm²を実現可能とする超微細メモリセルのため の構理込型半導体装置の構造およびそのメモリセ

7 1 4 頁(1985年))が提案されている。この 方法を以下図面を用いて説明する。第16図(a)・ (b)はそれぞれ該従来法による DRAM セルの平面図か よび第16図(a)の I- I 断面図である。穴30内 の下部に誘電体薄膜よりなるキャペシタ用絶鉄膜 9を介してキャインタ電板 3 1 が埋め込まれてい る。キャインタの他方の電極はり形シリコン基板 1を用いている。穴30内の上部側面にはトラン シスタのチャネル領域 3 3 が形成され、キャ*ペシ* タ 部とトランシスタの境に不純物拡散層から成る ドレイン領域のn形拡散暦 3 2、穴30の上部コ ーナ部に不純物拡散層から成るソース領域のェ形 拡散層38(ピット線として働く)が形成されて いる。さらに、ゲート電伍13(ワード線として 働く)により穴30が埋め込まれている。セル間 (ピット線間)は選択酸化法により形成されたシ りコン酸化膜34により分離されている。

上記従来の利点は、(1)次側面にキャインタとトランジスタを形成しているために、セル面積の縮小が容易に実現できること、何若積電荷を次内部

フィー用マスクの層数よりも少ない層数で製造す る製造方法を提供することにある。

#### [問題点を解決するための手段および作用]

本発明は、1方向の薄幅が他方向の薄幅より無格子状の薄で分割された島状のシリコンの側下で MIS 形で MIS で MIS

従来の技術とは、キャイシタをよび MIS 形 FET が形成されている領域が格子状の溝により分割された島状のシリコンの側面であること、セル間の分離は溝により行われていること、セル部の形成に必要なリソグラフィー用マスク層数は、従来、

ット線形成用の2間のみで良いことが異なる。 「実施例]

以下の実施例では、MIS 形 FET として n チャネル形を基本に説明するが、導電形をすべて逆にすれば p チャネル形にすることができる。 実施例 1

上記の例では、エ形シリコン薄膜2とり形シリ コン薄膜 3 を形成するのに CVD 法を用いて単結晶 薄膜をエピタキシャル成長させたが、これらの薄 膜の膜厚が薄くても良い場合には、イオン注入法 を用いて形成することができる。例えば、a形シ リコン薄膜 a はリンを l MeVのイオンエネルギー **でシリコン基板に注入すると平均のリンの注入深** さは 1.1 mm 程度なので、これを 1000 C で 1 時 間熱処理することによって、1.1 pm の深さより も若干広がったn形シリコン領域をn形シリコン 薄膜 2 として得ることができる。また、p形シリ コン薄膜 3 は、ホウ素を 5 0 keV のイオンエネル ギーで注入すると平均のホウ素の注入深さは 0.16 /m 程度となるので、1000Cで30分熱処理す ることにより 0.1 6 畑 の限さよりも若干広がった p形シリコン領域をn形シリコン領域の上層にp 形シリコン薄膜るとして得ることができる。イオ ンの注入量については、精密な実験を行なうこと により所望の値の不納物濃度となるように決める

with the word of the ball of the contract of t

分割された隣接の MIS 形 FET 4 2 のゲートは互い に接続されていてワード線 4 3 を形成している。 第 1 図 (c) に示すように MIS 形 FET 4 2 の基板主面 側に形成された拡散層 1 6 (ソース領域) は、海 幅の広い碑の上を模切るピット線 4 4 により接続 されている。

次に、第3図に示すように、p形シリコン薄膜3の表面を酸化して、シリコン酸化膜4を形成したのち、公知のCVD法によりシリコン窒化膜5かよびシリコン酸化膜6を堆積する。シリコン酸化膜6をおよびシリコン酸化膜6の膜厚は例えば、20~50mm、100~200mm、0.5~2μmとする。CVD法により堆積したシリコン酸化膜6は、以下の製造工程で示すように、シリコン酸化膜をエッチング加工するときのマスクとして使用するものであり、例えば、リンガラス(PSG)に変えてもよい。

第4図(a)および(b)に示すように、公知のホトリソグラフィーあるいは電子線あるいは X 線リソグラフィーにより格子状の海をペターニングしたレジストパタン1をマスクに、シリコン酸化膜 6、シリコン盤化膜 6 なよびシリコン酸化膜 4 の積層膜をエッチングしてレジストパタン1のパタンを転写する。

ン基板を切断したときの断面図である。以下各図 において同様とする。上配パターニングにおいて 注意すべきことは、『一』断面図においてレジス トの除去された幅W、は、II-II断面図における W, よりも広いことである。例えば、W, .W, をそ れぞれ 0.8 畑 , 0.4 畑 とする。また、残された レジストペタン1は例えば一辺 0.5 畑 の正方形 とする。なお上記数値は、単なる例であり、Wi がW。より大きい条件を消たしさえすれば任意であ る。上記積層膜のエッチングには、例えば反応性 イオンエッチング(以下 RIE と略配する)装置を 用いてレジストパタンプを忠実に転写する。RIE においては、例えば、 CF』と水素の混合ガスを用 いてエッチングを行うと、上記積層膜の側壁をほ とんと垂直にパターニングできる。

次に、レジストペタン1を除去したのち、 CVD 法により形成したシリコン酸化膜6をマスクに RIE法によりp形シリコン海膜3、n形シリコン 薄膜2かよびシリコン基板1の一部をエッチング して格子状の溝を形成する(第5図(a)かよび(b))。

たは熱量化によるシリコン窒化膜あるいは。五酸 化タンタルを用いる。以下では、シリコン酸化膜 を用いた場合を説明する。シリコン酸化膜のキャ オンタ用絶象膜りを形成後、キャオンタの一方の 電極となる導電体10を堆積し、脚を埋め込む。 導電体10として、例えば、リンをドープした多 結晶シリコンを用いる。堆積膜厚はW₁/2より大 きくとり、幅W, の牌を埋め込む。リンのドーピン グ法としては、多結晶シリコンを堆積するときに 同時にホスフィンを添加する方法あるいは、リン を添加しない多結晶シリコンを堆積した後、リン をイオン注入して拡散させる方法、または、POCLa を用いてリンを拡散させる方法がある。薄が深く。 かつ開口部が狭い場合には、多結晶シリコンの表 面からリンを拡散させる方法では清潔部まで拡散 が十分に行えない。そのため、海内面に薄く多粒 晶シリコン膜を堆積したのちリンを拡散させ、再 度多結晶シリコン膜の堆積およびリン拡散を繰り 返す方法を用いてもよい。

上記 p 形かよび a 形シリコン薄膜 3 。 2 の膜厚を 例えばそれぞれ 2 Jm・5 Jmとするとき、p形シ リコン薄膜の上面より刺った清深さは、例えば7 ~8 mmとする。上配 RIE においては、例えば塩素、 SICL,・SF,・CF, 等のハロゲン元素を含むガスを 用いる。エッチング速度の向上、エッチングマス ク材料とシリコンとのエッチングの選択性を向上 させるために、上配ガスを混合して用いてもよい。 また、上記ガスにアルゴンガス、酸素を混合して エッチングしてもよい。 上配 RIE によるシリコン のエッチングののち、神底部にホウ酸をイオン注 入して、濃度 1×10<sup>16</sup>~1×10<sup>18</sup> cm<sup>-3</sup> の p 形高濃 度領域8を形成する。このp形高濃度領域8は、 表面反転層の形成によるセル間のリークを防ぐた めのものである。

次に、 CVD 法によるシリコン配化膜 6 をファ素 を含む混合液により除去したのち、第6図(4)およ び(6)に示すようにキャインタ用絶縁膜りを形成す る。キャイシタ用絶級膜りとして、例えば、隣内 面を酸化したシリコン酸化膜あるいは、 CVD 法ま

リコン膜の導電体10をエッチペックして海内に のみ残す。隣内に残存する多結晶シリコン腹の導 電体 1 0 の表面位置は、 n 形 シリコン 薄膜 2 と p 形シリコン薄膜まの境界と同レベル、あるいはa 形シリコン薄膜は倒とする。これは、以下の工程 でキャペシタの上部に形成される PET のゲートが オフセットになるととを避けるためである。上記 エッチペックは、シリコン薄膜のエッチングで述 **ペた方法により、エッナング用マスクを用いずに** 

統いて、第8図(4)および(4)に示すように得内に 埋設した多結晶シリコン膜の導電体 1 0 の上に絶 録膜11を形成し、p形シリコン薄膜の側面にか ート絶録膜12を形成し、ゲート電極13を形成 する。絶録膜11としては、例えば多結晶シリコ ン膜の導電体10の表面を限化して形成したシリ コン酸化膜を用いる。それを形成するには以下の 方法を用いる。まず、第7図の構造を得たのち、 解内面に CVD 法により厚さ 5 0~ 1 0 0 nm のシ

次に、第7図のシよび的に示すように多結晶シーン型化膜を堆積したのち、RIE法により得調

以上の工程によりシリコン酸化膜の絶縁膜11 を形成したのち、p形シリコン薄膜3の傾面に形成されているシリコン酸化膜のキャイシタ用絶縁 膜9をファ酸を含む混合液により除去したのち、 第8図(a) かよび(b) に示すように、p形シリコン薄膜 3の傾面にゲート絶録膜12を形成する。ゲート絶縁膜12として形成したシリコン酸化膜 3の傾面を酸化して形成したシリコン酸化膜 いる。続いて、ゲート電極13として例えばリン

シリコン膜13上に絶線膜14を形成する。

続いて、多結晶シリコン膜 1 3 上の絶縁膜 1 € として、例えば多結晶シリコン 1 3 の表面を酸化 してシリコン酸化膜を形成する。

をドープした多結晶シリコン膜を堆積する。ここ で重要なことは、脾幅の狭い脾においては対向す る際側面に堆積した多結晶シリコン膜が互いに接 触して溝を埋め込む(第8図(b))のに対して、溝 幅の広い游においては、対向する辨側面に堆積し た多結晶シリコン膜の間に空隙を残すことである。 これを実現するには、堆積する多結晶シリコン腹 の膜厚をW2/2より大きくW1/2より小さくすれば よい。例えば、W<sub>1</sub>,W<sub>2</sub>をそれぞれ 0.8 μm 、 0.4 μm とすれば、多結晶シリコン膜の膜厚としては 0.3 畑とすれば艮い。このような膜厚の多結晶シリコ ンを用いると、ワード線の形成される方向につい ては、神を埋め込んだ多結晶シリコンの表面がほ **ビ平坦になっているのに対して、それと直交する** 方向の溝領域にないては、多結晶シリコン膜に凹 みが作られる。

次に、多結晶シリコン膜13をエッチバックして、第9図(a)においては、海側面にのみ多結晶シリコン13を残し、第9図(b)においては、多結晶シリコン13により溝を埋め込んだのち、多結晶

に、 CVD 法により例えばシリコン酸化膜 1 5 を堆積し、海幅の広い海に残存する空隙を埋め込む。 なお、上記シリコン酸化膜 1 5 に代えて、シリコン酸化膜、 PSG 等の絶縁膜を堆積してもよい。

 膜を形成する金属として例えばモリプアン膜 1 7 をスペッタ法により膜厚 2 0 ~ 2 0 0 nm を堆積したのち、アモルファスシリコン膜 1 8 をスペッタ法により膜厚 5 0~ 2 0 0 nm 堆積する。なお、上記薄膜の堆積順序を逆にして、アモルファスシリコン膜を堆積したのちモリプアン膜を後に堆積してもよい。以下では、モリプアン膜を先に堆積する場合を説明する。

税いて、公知のリングラフィエ程によりパタシリングラフィアモルアリングスクになったので、上記では、エーリンをでは、エーリングのでは、エーリングのでは、エーリングのでは、エーリングのでは、エーリングのでは、エーリングのでは、エーリングのでは、エーリンがでは、エーリングのでは、エーリングのでは、エーリングのでは、エーリングのでは、エーリングのでは、エーリングのでは、エーリングのでは、エーリングのでは、エーリングのでは、エーリングのでは、エーリングのファックをは、エーリングのファックをは、エーリングラフィーのアングを表示している。エールのアングを表示している。エールのアングを表示している。エールのアングを表示している。エールのアングを表示している。エールのアングを表示している。エールのアングを表示している。エールのアングを表示している。エールのアングを表示している。エールのアングを表示している。エールのアングを表示している。エールのアングを表示している。エールのでは、エールのでは、エールのでは、エールのでは、エールのでは、エールのアングを表示している。エールのでは、エール

よび(b)の断面構造を得たとする。実施例1で説明した方法により多結晶シリコン膜13をエッチペックし、薄幅の広い構においては薄側面のみに多結晶シリコン膜13により溝を埋め込み、では、多結晶シリコン膜13により溝を埋め込み、その表面がp形シリコン薄膜の上面とほぼ一致するようにする。続いて、第13図(a)および(b)に示すようにシリサイドを形成する金属として例えばモリプデン膜20を膜厚20~100 nm 堆積する

次に、不活性雰囲気中、 4 0 0 ~ 6 0 0 でで熱処理を行いモリプデンと多結晶シリコンを反応させまりプデンシリサイド膜 2 1 を形成させたのち、シリサイド反応に寄与したかったモリプデンをリン酸と硝酸を含む混合液により除去し、さらに、シリコン酸化膜 5 を除去し、第 1 4 図 (a) かよび (b) の構造を得る。次に、CVD 法によりシリコン酸化膜を残った構内に堆積したのち、エッチパックして製面を平坦化する。

以降の工程は、実施例上の第1.1。図的上上びの一下である。そこのでは、「電極形成前に形成することが可能である。そこのでは、

#### 奥施例 2

爽施例3

実施例1においてワード線には多結晶シリコンを用いたが、ワード線にシリサイドを用いる場合の製造方法について説明する。

実施例1に説明した製造方法により第8図(4)な

以降に示したとうりである。

実施例1・2においては、滞側面をチャネルと する MIS 形 PET のゲートを形成して、隣接するゲート間の隙間をシリコン酸化膜で埋込んだのちに、 p形シリコン薄膜3の上面に拡散層を形成していたが、実施例3では酸拡散層を上記ゲート電極形成が形成する方法について述べる。

第3図に示す構造を得る工程において、シリコン酸化度(を形成したのち、n形不純物をイオン注入は、例えばヒ素を用いて、加速電圧50~100keV、ドウス量1×10<sup>15</sup>~5×10<sup>16cm-2</sup>で行う。続いて、シリコン酸化膜6を地積して、第15図に示すを少りコン酸化度6を地積して、15図に示すをできる。第15図において、16は取り00で熱処理される。以下であり00で熱処理される。以下では1000で熱処理される。以下では1000で熱処理される。以下で表明の半導体装置の製造法においてはn形拡散層16をゲー

#### 特開昭63-66963(フ)

ことは、ゲート電極を形成する上でのゲート電極 材料の選択の自由度を大きくせしめる重要な意味 を持っている。すなわち、n形拡散用16を形成 する前にゲート電極を形成してしまうと、拡散層 を形成するときの900~1000Cの熱処理にゲ ート電極が耐える必要があり、この制約からゲー ト電極材料としてポリシリコンかまたはポリシリ コンとシリサイドの2層構造体かまたはシリサイ どに限られていたものであるが、ゲート電極を拡 散層の形成後に形成できることとなれば、拡散層 形成後は高温熱処理を必要としないので、ゲート 電極材料には耐熱性の低いものでも適用でき、臀 **にアルミニウムヤモリプアンヤタングステンなど** の抵抗値の低い金属も適用できることとなり、半 導体装置の高速動作を可能ならしめることとなる。 [ 発明の効果]


以上説明したように、一方向が他方向より狭い格子状の存により分割した島状のシリコン薄膜の側面上部に MIS 形 FET を、側面下部にキャペシタを形成したメモリセルにおいては


製造方法にかける各工程での断面図である。第 13図かよび第14図は本発明の第2の実施例に よる製造方法のうち第1の実施例と異なる工程を 示す図、第15図は本発明に係るn形拡数層をゲート電極形成前に形成する第3の実施例を説明す るための図、第16図(a)かよび(b)は従来の方法に よるメモリセルの平面図むよび断面図である。

また、上記のメモリセルの製造においては、付 2層のリソクラフィー用マスクで製造できるとい う利点がある。


#### 4. 図面の簡単な説明


第1図(a),(b)および(c)は本発明によるメモリセルの平面図、ワード線までを形成した斜視図かよびピット線までを形成した斜視図であり、第1図(b)は、本発明の特徴を最もよく表している。第2図ないし第12図は本発明の第1の実施例による







The second section of the section of th











#### 特開昭63-66963(10)











第 15 図

